蔡淳仁

Tsai, Chun-Jen・資訊學院・資訊科學與工程研究所

碩士平均畢業時長

2.25 年

中位數 2.08 年・57 人

在職專班平均畢業時長

2.96 年

中位數 2.96 年・2 人

博士平均畢業時長

7.46 年

中位數 7.46 年・1 人

收錄論文

60 篇

100–115 學年度

全校中位數（供對照）

碩士 2.10・在職專班 2.08・博士 6.11 年

畢業時長趨勢

每學年度畢業人數

只計入有論文收錄的畢業生；中途休學或更換指導教授的學生不會出現在這裡。

研究關鍵字

RISC-VJava Processor深度學習Deep LearningFPGAHand Pose Estimation處理器Javajava處理器embedded system電腦視覺Computer Vision精簡指令集SoC嵌入式系統手部姿態估測MMU關鍵點估測爪哇類神經網路快取一致性cache coherence多核心處理器虛擬記憶體keypoints estimation記憶體管理單元RISC現場可程式化閘陣列手勢辨識Hand Gesture RecognitionNeural Networks多核心multi-coreH.264現場可程式化邏輯閘陣列large language modelfield-programmable gate array硬體加速器Hardware Acceleratorout-of-order processor模型參數量逆向運動學inverse kinematicsprocessor網路功能超純量處理器亂序執行Superscalar手部姿勢估測Virtual Memory

想看最新的研究方向與計畫經費，也可以查政府研究計畫（GRB）。

指導論文

學年度	論文	學制	入學	提交日期	畢業時長
115	適用於 FPGA 大型語言模型推論器之 GEMV、量化、與取樣模組電路設計 Circuit Designs of GEMV, Quantization, and Sampling Modules of an LLM Inference Engine for FPGAs 資訊科學與工程研究所大型語言模型、現場可程式化邏輯閘陣列、矩陣向量乘法、群組式量化、KV Cache、硬體取樣、large language model、field-programmable gate array、general matrix-vector multiplication、group-wise quantization、hardware sampling	碩士	113	2026-09-02	2.09 年
115	FPGA 的大語言模型推論器之位置編碼、正規化與激活函數電路設計及系統整合 System Integration and Circuit Designs of Positional Encoding and Normalization/activation modules of an LLM Inference Engine for FPGAs 資訊科學與工程研究所大語言模型、現場可程式化邏輯閘陣列、硬體加速器、Large Language Model、Field-Programmable Gate Array、Hardware Accelerator	碩士	113	2026-09-02	2.09 年
115	超純量RISC-V處理器之前端與非阻塞快取架構設計 Architecture Design of the Front-end and Non-blocking Cache of a RISC-V Superscalar 資訊科學與工程研究所 RISC-V、亂序處理器、解耦式前端、分支預測、非阻塞快取、out-of-order processor、decoupled frontend、branch prediction、non blocking cache	碩士	113	2026-09-02	2.09 年
115	適用於 RISC-V 系統單晶片之嵌入式 TCP 卸載引擎電路設計 Circuit Design of an Embedded TCP Offload Engine for a RISC-V SoC 資訊科學與工程研究所 RISC-V、TCP 卸載引擎、快取一致性、SoC 整合、嵌入式系統、TOE、cache coherence、SoC integration、embedded system	碩士	113	2026-09-01	2.08 年
114	多核心 RISC-V 處理器之 NoC 一致性記憶體子系統設計與實作 NoC-based Coherent Memory Subsystem Design for Multicore RISC-V Processors 資訊科學與工程研究所 RISC-V、多核心處理器、目錄式 MESI 快取一致性協議、交叉開關拓樸、片上網路、multicore processors、directory-based MESI cache coherence protocol、Crossbar topology、Network-on-Chip (NoC)	碩士	112	2025-12-03	2.34 年
114	RISC-V 超純量亂序處理器之快取系統設計與實現 Design and Implementation of the Cache System in a RISC-V Out-of-Order Superscalar Processor 多媒體工程研究所 RISC-V、計算機架構、超純量亂序處理器、快取系統、記憶體整合、Computer Architecture、Out-of-Order Superscalar Processor、Cache System、Memory Integration	碩士	111	2025-10-20	3.22 年
114	基於矩陣乘法之神經網路加速器 A GeMM-Based Neural Network Accelerator 資訊科學與工程研究所神經網路加速器、脈動陣列、feature map unfolding、ResNet、矩陣乘法、Neural Network Accelerator、Systolic Array、GeMM	碩士	112	2025-08-12	2.03 年
114	與 RISC-V 處理器協同運算之 CNN 加速器設計與實作 Design and Implementation of a CNN Accelerator for a RISC-V Application Processor 資訊科學與工程研究所物件偵測、邊緣運算、可程式化邏輯閘陣列、硬體加速器、Object Detection、Edge Computing、FPGA、Hardware Accelerator	碩士	112	2025-08-10	2.03 年
113	面向 LLM 推論加速之 FPGA 軟硬體協同設計與優化技術實現 Hardware– Software Co– Design and Optimization for FPGA– Accelerated LLM Inference 資訊學院碩士在職專班 FPGA 加速、硬體–軟體協同設計、LLaMA 2 推論、Transformer、高階綜合、能效、混合精度量化、邊緣部署、FPGA acceleration、hardware– software co-design、LLaMA 2 inference、high-level synthesis、energy efficiency、mixed-precision quantization、edge deployment	碩士在職專班	111	2025-08-11	3.03 年
113	輸入降維轉換法對transformer手語辨識率的影響 The impact of input dimension reduction schemes to the accuracy of sign language recognition with transformers 資訊科學與工程研究所空間填充曲線、深度學習、模型參數量、電腦視覺、手部姿態估測、Space-Filling Curves、Deep Learning、Model Parameters、Computer Vision、Hand Pose Estimation	碩士	110	2025-04-01	3.67 年
113	實現RISC-V超純量亂序處理器之記憶體管理單元、權限控制及中斷管理機制 Implementation of MMU and Privilege Control with Interrupt Management in RISC-V Out-of-order Superscalar Processor 資訊科學與工程研究所超純量亂序執行處理器、處理器權限、虛擬記憶體、例外與中斷控制、Superscalar Processor、Interrupt and Exception、CSR、RISC-V、MMU、Out-of-order Processor	碩士	111	2024-12-29	2.41 年
113	多核心RISC-V處理器之同調雙層快取設計 Two-Level Coherent Cache Design for Multi-Core RISC-V Processors 資訊科學與工程研究所 RISC-V、多核心處理器、雙層快取、MESI快取一致性協議、multi-core processors、two-layer cache、MESI cache coherence protocol	碩士	111	2024-08-05	2.01 年
112	利用深度學習輔助的逆向運動學對單張RGB影像進行3D手部姿態估測 3D Hand Pose Estimation on a Single RGB Image with Deep Learning Assisted Inverse Kinematics 資訊科學與工程研究所逆向運動學、電腦視覺、深度學習、手部姿態估測、關鍵點估測、指節長度比例、inverse kinematics、computer vision、deep learning、hand pose estimation、keypoints estimation、bone length ratio	碩士	110	2024-07-01	2.92 年
112	支援Linux作業系統之RISC-V處理器電路修改與驗證 Modification and Verification of a RISC-V Processor for Supporting the Linux OS 資訊科學與工程研究所 RISC-V、Linux、記憶體管理單元、特權模式、作業系統、處理器、MMU、privilege mode、operating system、processor	碩士	110	2023-09-04	2.09 年
112	Linux Wi-Fi 驅動程式切割與效能分析 Linux Wi-Fi Driver Partitioning and Profiling 資訊科學與工程研究所 RISC-V、Wi-Fi、網路功能、效能分析、驅動切割、軟體定義無線電、Network functionality、Performance analysis、Driver partitioning、SDR	碩士	110	2023-09-01	2.08 年
110	類神經網路輔助的3D手部逆向運動姿勢估測 Neural Network Assisted Inverse Kinematics for 3D Hand Pose Estimation 資訊科學與工程研究所逆向運動學、電腦視覺、深度學習、手部姿態估測、關鍵點估測、inverse kinematics、computer vision、deep learning、hand pose estimation、keypoints estimation	碩士	109	2022-08-15	2.04 年
110	權重可擴展的二維手部關鍵點估測類神經網路設計 A weight-scalable CNN network for 2D hand keypoints estimation 資訊科學與工程研究所手部姿態估測、關鍵點估測、深度學習、電腦視覺、模型參數量、hand pose estimation、keypoints estimation、deep learning、computer vision、the number of parameters of a model	碩士	109	2022-07-27	1.98 年
110	開源RISC-V處理器之網路功能設計 Design of the network function for an open-source RISC-V processor 網路工程研究所 RISC-V、網路功能、硬體網路層、直接快取存取、客製化指令、Network Function、Hardware Network Stack、Direct Cache Access、Custom Instruction	碩士	109	2022-06-30	1.91 年
110	記憶體指令在 RISC-V 超純量亂序執行處理器中的效能優化 Performance Optimization of Memory Instructions In a RISC-V Out-of-order Superscalar Processor 資訊科學與工程研究所 RISC-V、超純量處理器、亂序執行、錯誤狀態回復機制、記憶體指令、Superscalar、Out-of-Order、Recovery Mechanism、Memory Instructions	碩士	109	2022-06-22	1.89 年
110	利用類神經網路即時估測單張影像中手部3D姿勢的系統設計 The Design of a Real-time CNN for 3D Hand Pose Estimation from a Single Image 資訊科學與工程研究所手部姿勢估測、手部偵測、關鍵點估測、電腦視覺、深度學習、hand pose estimation、hand detection、keypoint estimation、computer vision、deep learning	碩士	108	2021-11-16	2.29 年
109	RISC-V 處理器的記憶體管理單元與執行權限實作與驗證 Implementation and Verification of the Memory Management Unit and Supervisor Mode for A RISC-V Processor 資訊科學與工程研究所處理器、精簡指令集、執行權限階級、記憶體管理單元、虛擬記憶體、RISC-V、SoC、Privilege Level、MMU、Virtual Memory	碩士	108	2021-07-08	1.94 年
109	基於 RISC-V 指令集之亂序動態排程超純量處理器實現與驗證 Out-of-order Dynamic Scheduling Superscalar RISC-V Processor Implementation and Verification 資訊科學與工程研究所超純量處理器、亂序執行、推測執行、驗證方法、開源軟體、RISC-V、out-of-order core、superscalar、speculative execution、verification flow、opensource	碩士	108	2021-07-08	1.94 年
109	適合CNN類神經網路的卷積電路設計 Convolution Circuit Design for CNN Neural Networks 電機學院電機與控制學程・共同指導：陳科宏 CNN類神經網路、場域可編程邏輯閘陣列、卷積電路、平行化架構、CNN neural networks、Field Programmable Gate Array、convolution circuit、pipeline architecture	碩士在職專班	107	2021-06-21	2.89 年
109	基於RISC-V SoC的Virtual Memory設計與實作 The Design and Implementation of Virtual Memory for A RISCV-V CPU 資訊科學與工程研究所記憶體管理單元、虛擬記憶體、RISC-V、MMU、Virtual Memory	碩士	107	2020-08-22	2.06 年
108	開源碼RISC-V處理器的SD Card檔案系統支援及FreeRTOS下的整合設計 Design of SD Card File System Support under FreeRTOS for an Open-source RISC-V Processor 多媒體工程研究所處理器、精簡指令集、即時作業系統、記憶卡、檔案系統、RISC-V、SoC、SD Card、File System、FreeRTOS	碩士	107	2020-08-19	2.05 年
108	多核心 RISC-V 處理器之原子指令及一致性快取設計 Design of the Atomic Instructions and the Data-Coherent Cache for a Multi-Core RISC-V Processor 資訊科學與工程研究所多核心處理器、系統單晶片、原子指令、快取一致性、仲裁器、精簡指令集、Multi-core Processor、SoC、Atomic Instruction、Cache coherence、Arbiter、RISC	碩士	107	2020-08-02	2.00 年
108	利用二維影像特徵匹配來估測三維手部姿勢的演算法之設計 Algorithm Design for 3D Hand Pose Estimation Using Feature-Matching of 2D Hand Images 資訊科學與工程研究所特徵匹配、手部姿勢估測、輪廓、手部模型、Feature matching、Hand pose estimation、Contour、Hand model	碩士	106	2019-12-17	2.38 年
108	利用類神經網路的手部影像掌心方向及關鍵點抽取系統設計 The Design of Palm Orientation and Keypoints Extraction System in Hand Images using Deep Learning CNN 多媒體工程研究所手部關鍵點估計、hand keypoints estimate	碩士	106	2019-11-13	2.28 年
107	符合 Java 8 標準之 InvokeDynamic 指令在 CVM 之實作 Implementation of Java 8-compliant InvokeDynamic Bytecode for CVM 資訊科學與工程研究所爪哇、虛擬機器、調用、Java、virtual machine、Invoke	碩士	105	2019-06-20	2.88 年
107	基於 RISC-V 指令集架構的 SoC 之設計與實作 The design and implementation of an SoC based on the RISC-V Instruction Set Architecture 資訊科學與工程研究所處理器、系統單晶片、快取、指令集架構、精簡指令集、RISC-V、SoC、Processor、Cache、RISC	碩士	106	2019-06-09	1.85 年
107	符合JAVA SE8標準CVM之設計與實作 The Design and Implementation of a Java SE8 Compliant Virtual Machine Based on Java ME CVM 資訊科學與工程研究所程式語言、虛擬機器、嵌入式系統、Java、Virtual machine、Embedded system	碩士	106	2019-06-02	1.83 年
107	頭戴式VR的類神經網路手部語意切割系統設計 The Design of Hand Semantic Segmentation System for Head-mounted VR Devices using Deep Learning CNN 資訊科學與工程研究所語意切割、影像切割、類神經網路、深度學習、Semantic segmentation、Image segmentation、Neural network、deep learning	碩士	106	2019-05-22	1.80 年
107	Java 處理器上的記憶體分配電路設計 Memory Allocation Circuit Design for Java Processor 資訊科學與工程研究所動態記憶體配置、java處理器、現場可程式化閘陣列、電路設計、Dynamic Memory Allocation、Java Processor、FPGA、Circuit Design	碩士	105	2018-08-15	2.04 年
107	基於MicroBlaze指令集架構的軟核處理器之設計與實作 The Design and Implementation of a Soft-Core Processor based on the MicroBlaze Instruction Set Architecture 資訊科學與工程研究所處理器設計、現場可程式化閘陣列、指令集架構、精簡指令集、Processor Design、FPGA、ISA、RISC	碩士	104	2018-08-15	3.04 年
106	利用類神經網路的手勢辨識系統晶片設計 SoC Design of Hand Gesture Recognition with Deep Learning 資訊科學與工程研究所手勢辨識、類神經網路、深度學習、嵌入式SoC、Hand Gesture Recognition、Neural Networks、Deep Learning、embedded SoC	碩士	105	2018-07-17	1.96 年
106	圖像金字塔應用之精細縮放比取樣電路設計 A Fine-Granularity Down-Sampling Circuit for Image Pyramid Applications 資訊科學與工程研究所影像金字塔、圖像金字塔、下採樣、降採樣、光流法、電路、down scaling、down sampling、image pyramid、sine-window sinc function、FPGA、optical flow、H.264/SVC	碩士	105	2018-07-17	1.96 年
106	頭戴式 VR 的類神經網路手勢辨識系統設計 The Design of Hand Recognition System for Head-mounted VR Devices using Deep Learning CNN 資訊科學與工程研究所手勢辨識、類神經網路、深度學習、三維手部模型、虛擬實境、Hand Gesture Recognition、Neural Networks、Deep Learning、3D Hand Modeling、Virtual Reality	碩士	105	2018-06-26	1.90 年
106	多核心Java處理器的優先權執行緒排程電路設計 Priority Scheduler Circuit Design for Multi-core Java Processor 資訊科學與工程研究所 Java 多核心、排程器、優先權排程電路、Java processor、scheduler、priority scheduler circuit	碩士	104	2017-08-21	2.06 年
106	Java處理器上的自動化垃圾回收記憶體管理電路設計 Hardware Garbage Collecting Memory Manager for a Java Processor 資訊科學與工程研究所處理器、垃圾收集、記憶體管理、參考計數、garbage collection、memory management、java processor、reference count	碩士	104	2017-08-21	2.06 年
105	單晶片Java執行環境啟動電路設計 Java SoC Self-booting Circuit Design 資訊科學與工程研究所爪哇、爪哇處理器、爪哇執行環境、啟動、類別載入、Java、Java processor、Java Runtime Environment、boot up、class loading	碩士	103	2016-08-30	2.08 年
105	四核心Java處理器的架構改進 Architectural Optimization for a Quad-Core Java Processor 資訊科學與工程研究所 Java處理器、多核心、嵌入式SoC、快取一致性、Java processor、multi-core、embedded SoC、cache coherence	碩士	103	2016-08-29	2.08 年
105	通用繪圖處理器的設計與實作 The Design and Implementation of General-Purpose Graphic Processing Unit 資訊科學與工程研究所通用繪圖處理器、異質多核心架構、單指令資料流、現場可程式化閘陣列、GPGPU、Heterogeneous System、HSA、SIMD、FPGA	碩士	103	2016-08-26	2.07 年
105	利用三維模型訓練類神經網路的手勢辨識技術 Hand Gesture Recognition with Synthetically Trained Deep Learning 資訊科學與工程研究所手勢辨識、類神經網路、深度學習、三維手部模型、Hand Gesture Recognition、Neural Networks、Deep Learning、3D Hand Modeling	碩士	103	2016-08-25	2.07 年
104	一個基於作業系統狀態暫停法進行虛擬儲存裝置與實體電腦系統協同模擬的方法 An Operating System State Pausing Approach to Virtual Storage Device and Physical Computer System Co-Simulation 資訊科學與工程研究所作業系統狀態暫停、儲存裝置仿真、全系統模擬、協同模擬、Operating System State Pausing、Storage Device Emulation、Full-System Simulation、Co-Simulation	博士	97	2016-01-18	7.46 年
104	HSA異質多核心軟體環境至ZedBoard的移植 Porting of Heterogeneous System Architecture Runtime to ZedBoard 資訊科學與工程研究所異質多核心、平行計算、Kaveri、HSA、Heterogeneous System Architecture、Runtime、AMDKFD	碩士	102	2015-11-23	2.31 年
104	適用於FPGA的Hexagonal Search移動量偵測電路設計 Design of a Hexagonal Search Motion Estimator for FPGA 資訊科學與工程研究所移動量、偵測、電路、Hexagonal Search、Motion Estimation、FPGA	碩士	102	2015-09-30	2.16 年
103	利用攝影機二維影像做三維手勢追蹤 3D Hand Posture Tracking Using 2D Camera Images 資訊科學與工程研究所手勢追蹤、模型式、Hand Posture Tracking、Model-Based	碩士	98	2015-02-24	5.57 年
103	在FPGA上實作H.264 Baseline硬體解碼電路 FPGA Implementation of an H.264 Baseline Hardware Decoder 資訊科學與工程研究所硬體解碼電路、H.264、FPGA	碩士	101	2014-10-14	2.20 年
102	在多核心嵌入式平台使用平行處理加速H.264視訊解碼 Parallelization of H.264 video decoder for Embedded Multicore Processor 資訊科學與工程研究所 H264	碩士	101	2014-08-04	2.01 年
102	多執行緒Java處理器設計 Design of the Multithreading Architecture for a Java Processor 資訊科學與工程研究所 Java處理器、執行緒、同步處理、多核心、電路設計、Java processor、thread、synchronization、multi-core、monitor、circuit design	碩士	101	2014-06-24	1.89 年
102	在Java處理器上字串操作之效能分析與優化 Performance Evaluation and Optimization of String Manipulation on a Java Processor 資訊科學與工程研究所爪哇、字串處理、嵌入式、Java、Java Processor、String Manipulation、Embedded System	碩士	99	2013-08-12	3.03 年
102	Java處理器上的記憶體管理與設計 The Design of Memory Management on a Java Processor 資訊科學與工程研究所垃圾收集、快取、記憶體管理、處理器、garbage collection、cache、memory management、java processor	碩士	101	2013-07-02	0.92 年
101	多執行緒Java處理器設計 Design of the Multithreading Architecture for a Java Processor 資訊科學與工程研究所 Java處理器、多執行緒、多核心、Java Processor、Multi-threading、Multi-core、Temporal Multithreading	碩士	100	2013-09-09	2.11 年
101	H.264 Baseline 解碼器電路設計 Design of an H.264 Baseline Decoder IP 資訊科學與工程研究所 H.264、Baseline、Hardware	碩士	99	2012-10-11	2.20 年
101	適合嵌入式平台Java ME CLDC的Java AWT的設計 Design of Java AWT for Java ME CLDC Platforms 資訊科學與工程研究所 Java、Java AWT、CLDC、GUI、嵌入式平台、使用者圖形介面、JavaME、CDC、embedded system、Graphics User Interface	碩士	97	2012-08-13	4.03 年
100	嵌入式系統異質雙核心Java處理器設計 Design of Dual-Core Java Application Processor for Embedded Systems 資訊科學與工程研究所 Java處理器、例外處理、方法區域管理、嵌入式系統、JAVA PROCESSOR、EXCEPTION HANDLING、METHOD AREA MANAGEMENT、EMBEDDED SYSTEMS	碩士	99	2012-08-13	2.03 年
100	在PAC平台利用軟體線程加速H.264視訊解碼 Software Pipeline Design for H.264 Decoding on a PAC Platform 資訊科學與工程研究所 H.264、PAC、Software Pipeline	碩士	99	2012-08-03	2.01 年
100	應用於Java 加速器的堆疊記憶體及系統軟體設計 Design of Stack Memory Device and System Software for Java Accelerator IP 資訊科學與工程研究所 JAVA加速處理器、爪哇、原生方法、繼承、介面、JAIP、JOP、JAVA、Native method、Inheritance、Interface、Embedded CaffeineMark	碩士	98	2011-09-07	2.10 年
100	嵌入式Java加速器系統設計 Design of Java Accelerator IP for Embedded Systems 資訊科學與工程研究所系統晶片、Java執行環境、Java處理器、Java加速器、動態類別載入、嵌入式系統、SoC、JRE、Java processor、Java accelerator IP、Dynamic class loading、Embedded system	碩士	98	2011-09-07	2.10 年
100	低價立體攝影機的參數校正 Low-cost camera calibration 資訊科學與工程研究所相機校正、人機介面、三角定位、camera calibration、user interface、triangulation	碩士	98	2011-09-06	2.10 年