陳昌居

Chen, Chang-Jiu・資訊學院・資訊科學與工程研究所

碩士平均畢業時長

2.41 年

中位數 2.16 年・4 人

在職專班平均畢業時長

6.98 年

中位數 6.98 年・1 人

收錄論文

5 篇

100–100 學年度

全校中位數（供對照）

碩士 2.10・在職專班 2.08 年

畢業時長趨勢

每學年度畢業人數

只計入有論文收錄的畢業生；中途休學或更換指導教授的學生不會出現在這裡。

研究關鍵字

Asynchronous非同步有限場乘法器Finite Field MultiplierNull Convention Logic多核心處理器超大指令字組MulticoreProcessorVLIW非同步電路閉鎖共享記憶體訊息傳遞非同步電路設計lockshared-memorymessage passingasynchronous circuit design直接記憶體存取網路介面DMADirect Memory AccessNetwork Interface

想看最新的研究方向與計畫經費，也可以查政府研究計畫（GRB）。

指導論文

學年度	論文	學制	入學	提交日期	畢業時長
100	運用 NCL 設計之自時有限場乘法器 Design of a NULL Convention Self-Timed Finite Field Multiplier 資訊學院資訊學程非同步、有限場乘法器、Asynchronous、Finite Field Multiplier、Null Convention Logic	碩士在職專班	94	2012-07-26	6.98 年
100	非同步雙道超大指令字組多核心處理器之資料路徑設計 Datapath Design for Asynchronous Two-way VLIW Multicore Processor 資訊科學與工程研究所非同步、多核心、處理器、超大指令字組、Asynchronous、Multicore、Processor、VLIW	碩士	98	2011-09-30	2.16 年
100	以非同步電路實作之無死結環面網路晶片的路由器設計 A Dead-lock Free Torus Network on Chip Router Design with Asynchronous Implementation 資訊科學與工程研究所非同步電路、Asynchronous	碩士	98	2011-09-29	2.16 年
100	非同步多核心處理器之訊息傳遞閉鎖機制設計 Message-Passing Lock Mechanism Design for Asynchronous Multicore Processor 資訊科學與工程研究所閉鎖、共享記憶體、訊息傳遞、非同步電路設計、lock、shared-memory、message passing、asynchronous circuit design	碩士	97	2011-09-28	3.16 年
100	非同步雙通道超大指令字組多處理器之資料記憶體元件與網路介面設計 Data Memory Unit & Network Interface for Asynchronous Two-Way VLIW Multicore Processor 資訊科學與工程研究所非同步、直接記憶體存取、網路介面、asynchronous、DMA、Direct Memory Access、Network Interface	碩士	98	2011-09-23	2.14 年