林育賢

Lin, Yu-Hsien・電機學院・電子研究所

碩士平均畢業時長

2.34 年

中位數 2.34 年・1 人

博士平均畢業時長

5.20 年

中位數 5.94 年・3 人

收錄論文

4 篇

108–114 學年度

全校中位數（供對照）

碩士 2.10・博士 6.11 年

畢業時長趨勢

每學年度畢業人數

只計入有論文收錄的畢業生；中途休學或更換指導教授的學生不會出現在這裡。

研究關鍵字

氧化銦鎢薄膜電晶體摻雜高穩定度介面工程IWO TFTsDopingHigh StabilityInterface Engineering三維積體電路氧化鉿鋯氧化銦相容於後段製程鐵電電容鐵電場效電晶體3DICHZOIn2O3Back end of line compatibleFerroelectric CapacitorFerroelectric FET二氧化鍺鉿金屬摻雜原子層化學氣相沉積系統介面能態密度氫氣電漿處理次臨界擺福遷移率p型金氧半場效電晶體germanium dioxidehafniummetal dopingatomic layer depositioninterface traps densityhydrogen plasmasubthreshold swingmobilityp-MOSFET碳化矽氧化層可靠度氮氣鈍化SiCoxide reliabilityNO passivation

想看最新的研究方向與計畫經費，也可以查政府研究計畫（GRB）。

指導論文

學年度	論文	學制	入學	提交日期	畢業時長
114	摻雜與介面工程於高效能氧化銦系薄膜電晶體及其後段製程整合之研究 High-Performance and Stable In₂O₃-Based TFTs by Doping and Interface Engineering for BEOL Applications 前瞻半導體研究所・共同指導：簡昭欣氧化銦鎢薄膜電晶體、摻雜、高穩定度、介面工程、IWO TFTs、Doping、High Stability、Interface Engineering	博士	111	2025-12-22	3.39 年
114	後段製程相容之鐵電電容與氧化銦電晶體於單體三維積體電路應用之探討 Investigations of Back-End-of-Line-Compatible Ferroelectric Capacitors and Indium Oxide Transistors for Monolithic 3D Integration 電子研究所・共同指導：簡昭欣三維積體電路、氧化鉿鋯、氧化銦、相容於後段製程、鐵電電容、鐵電場效電晶體、3DIC、HZO、In2O3、Back end of line compatible、Ferroelectric Capacitor、Ferroelectric FET	博士	108	2025-11-05	6.26 年
112	以原子層沉積法改善鍺通道界面品質及縮薄等效氧化層厚度之研究 Research on Improving the Interface Quality of the Germanium Channel and Reducing the Equivalent Oxide Layer Thickness Using Atomic Layer Deposition Method 電子研究所・共同指導：簡昭欣二氧化鍺、鉿、金屬摻雜、原子層化學氣相沉積系統、介面能態密度、氫氣電漿處理、次臨界擺福、遷移率、p型金氧半場效電晶體、germanium dioxide、hafnium、metal doping、atomic layer deposition、interface traps density、hydrogen plasma、subthreshold swing、mobility、p-MOSFET	博士	107	2024-07-11	5.94 年
108	碳化矽閘極氧化層在不同隔離結構下的可靠度特性 Reliability Characterization of SiC Gate Oxide in Different Isolation Structures 國際半導體產業學院・共同指導：簡昭欣碳化矽、氧化層可靠度、氮氣鈍化、SiC、oxide reliability、NO passivation	碩士	106	2019-12-03	2.34 年